基于FPGA的卷積神經網絡并行加速器設計
所屬分類:技術論文
上傳者:aetmagazine
文檔大小:434 K
標簽: 并行計算 卷積神經網絡 加速器
所需積分:0分積分不夠怎么辦?
文檔介紹:近年來,卷積神經網絡在許多領域中發揮著越來越重要的作用,然而功耗和速度是限制其應用的主要因素。為了克服其限制因素,設計一種基于FPGA平臺的卷積神經網絡并行加速器,以Ultra96-V2 為實驗開發平臺,而且卷積神經網絡計算IP核的設計實現采用了高級設計綜合工具,使用Vivado開發工具完成了基于FPGA的卷積神經網絡加速器系統設計實現。通過對GPU和CPU識別率的對比實驗,基于FPGA優化設計的卷積神經網絡處理一張圖片的時間比CPU要少得多,相比GPU功耗減少30倍以上,顯示了基于FPGA加速器設計的性能和功耗優勢,驗證了該方法的有效性。
現在下載
VIP會員,AET專家下載不扣分;重復下載不扣分,本人上傳資源不扣分。
蜜糖直播官网_蜜糖直播软件下载_蜜糖直播苹果